设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 顶层formality验证，set_black_box设置
返回列表 发新帖
查看: 2784|回复: 0

[求助] 顶层formality验证，set_black_box设置

[复制链接]
似水如烟
发表于 2014-6-25 10:03:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 似水如烟 于 2014-6-25 10:16 编辑

综合过程采用的是自底向上，各子模块的formality均通过，接下来要做top的formality，想问下，如何把已验证过的各子模块设置为black box，使用set_black_box这条指令吧，哪位大哥/姐能个例子。在补充下，如子模块A在top有多个实例化a1、a2...，当子模块A的formality做过时，此时在top如何进行设置，可以把A或A的个实例化调用当中black box
fomality, 后端, 形式验证, 综合

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 01:11 , Processed in 0.022075 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表