在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (114) |订阅

IC验证讨论 今日: 2 |主题: 6969|排名: 91 

请教HSIM里面timing check的edge和pulsew的命令 benbentashushu 2009-2-20 33251 fuzhibo 2014-4-29 22:34
[求助] 求指导,抓狂中 lynn414 2014-4-28 22004 hbhbts 2014-4-29 16:51
[求助] module中参数的传递 w_wanghongqi 2014-4-23 12018 zw84611 2014-4-28 19:23
[求助] 有没有人觉得SimVision启动好慢啊 iamyuchenjie 2014-4-28 13076 zw84611 2014-4-28 19:15
[求助] channel的size默认的是1吗?怎么修改channel的size? 109010118 2014-4-26 11979 xd_hg 2014-4-28 16:48
请高手指点SVA ended construct的问题 yjh 2008-10-23 33419 alien920804 2014-4-28 10:57
[求助] 求问如何用VCS实现C代码与verilog的cosim操作。 sages 2014-4-18 22305 litterstrong 2014-4-24 15:41
[求助] 上海云间半导体 icemanlv 2014-4-24 02630 icemanlv 2014-4-24 15:01
[求助] 怎么在VC中实现systemc与verilog联合仿真 lilyzhong 2014-4-24 01959 lilyzhong 2014-4-24 14:24
[求助] 请问type::type_id::get()和type::get_type()有什么区别? creese 2014-4-17 56578 creese 2014-4-24 13:23
[求助] 请问有什么工具可以类似leda检查RTL一样对testbench的code进行检查的吗? ee_joe 2014-4-23 02343 ee_joe 2014-4-23 22:53
[求助] 修复B7 violation的问题 snowzx 2014-4-23 01522 snowzx 2014-4-23 14:23
[原创] 做后仿时,寄存器没有打拍,而是Q端和D端波形一样,这个是hold不满足么? gerry1812 2014-4-21 02677 gerry1812 2014-4-21 14:16
[求助] pg netlist后仿时遇到的一个问题 Reals_JIANG 2014-4-20 02553 Reals_JIANG 2014-4-20 15:51
[求助] VCS_2010.06版本没有vhdlan命令,也没有VCS-mx,如何实现verilog+vhdl混合仿真? lgch11 2012-9-1 56635 1013576690 2014-4-18 22:26
[原创] 发现Candence NC-Verilog在模拟SV的队列时的内存泄露问题 liusheng83 2014-1-26 24565 liusheng83 2014-4-18 22:14
[求助] 求一份UVM CookBook的Code Examples longerzhu 2014-4-15 12109 chenfengrugao 2014-4-18 12:41
[求助] system verilog 命令 小新的元 2014-4-16 12311 chenfengrugao 2014-4-18 12:38
[求助] vhdl 通过仿真器传递参数 chen.terry 2014-4-16 02332 chen.terry 2014-4-16 18:58
[转贴] 关于ahb master的uvm的implementation hbhbts 2014-4-16 03321 hbhbts 2014-4-16 12:30
[求助] 求教ocean脚本仿真问题 星星7891 2013-3-17 12683 hujiaomianhao 2014-4-16 12:26
[讨论] 同样是formal验证 formality 和questa formal 有什么区别? chenxlchenxl 2013-1-23 46517 squirrel_216 2014-4-15 22:45
[求助] 哪位高人帮忙下载一个Synopsys的RAL实例包? 飞扬紫百合 2013-4-3 52753 sgq262 2014-4-14 16:08
[讨论] Encounter中将俩个IO紧靠排布后自动布线会变得非常慢 cyl_320 2014-4-12 02077 cyl_320 2014-4-12 17:03
[求助] NC verilog 怎么得到随机种子 wt_33333 2014-4-10 23021 seabeam 2014-4-12 14:19
[求助] 关于define类的宏 ldcyes 2014-4-3 22129 hbhbts 2014-4-11 14:43
[求助] OVM bench 中可以直接调用UVM的ip啊? forest0210 2014-4-10 32197 hbhbts 2014-4-11 14:24
[求助] 通过DPI在SystemVerilog中调用SystemC事务级函数时出错 Rinoa 2014-3-24 13485 qiushulin0000 2014-4-9 13:37
[求助] 求助 modelsim下UVM编译遇到的问题 aprilzww 2014-4-8 12765 aprilzww 2014-4-8 13:22
[原创] UVM的论文好发么 大家有人发过么 我擦泪 2013-11-11 32539 rod_home 2014-4-7 08:58
[原创] VCS_vE-2011.03 编译UVM遇到的问题,求帮助! pfw3001 2012-7-1 64552 rod_home 2014-4-7 08:53
[原创] fopen求助 gerry1812 2014-2-27 32698 rod_home 2014-4-7 08:52
[原创] gvim怎么开启自动补全啊? gerry1812 2014-2-28 13215 rod_home 2014-4-7 08:50
[原创] 验证功能点提取 御寒之风 2014-3-21 33127 rod_home 2014-4-7 08:48
[原创] 混合信号仿真入门参考资料 飞扬紫百合 2014-3-25 12184 rod_home 2014-4-7 08:46
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-19 13:19 , Processed in 0.033469 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块