设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (109) |订阅

IC验证讨论 今日: 0|主题: 6907|排名: 11 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 本人研二学生，求验证大神指路！！！！  ...2 芹菜饺子 2015-11-22 155008 lml361121273 2016-7-26 16:49
[求助] 请教UVM环境搭建问题 xue_colin 2016-7-20 32669 xue_colin 2016-7-25 19:44
[求助] 关于覆盖率的db跑完打不开的fatal： attach_img 唯爱六花酱 2016-7-25 02592 唯爱六花酱 2016-7-25 16:18
[求助] 一个类被实例化两次其build phase也会被执行两次吗，求指点 初夏小溪 2016-7-23 42781 初夏小溪 2016-7-23 19:06
[求助] vcs下加SDF文件遇到的问题 yaw2009 2016-7-21 310536 lgen7604 2016-7-23 00:19
[求助] modelsim10.0c + uvm-1.1d源码仿真工程搭建问题求指教 attach_img  ...2 kippy 2016-3-2 105066 igloo01 2016-7-22 17:50
[求助] Modelsim后仿时出现，时钟信号通过buffer变为不定态？求解释 attach_img 1027199631 2016-7-21 12147 igloo05 2016-7-22 17:36
[求助] 求助，在fork join_none后加入wait fork以后，会出现内建错误 attach_img 周嬷嬷 2016-5-5 42997 索手锋芒 2016-7-18 17:59
[求助] 初学VCS出现如下问题，请各位大神帮忙解决 自由电子0209 2016-7-18 12078 索手锋芒 2016-7-18 17:49
[原创] 利用cadence进行后仿时遇到的问题 attach_img kangnaixin 2016-7-16 01708 kangnaixin 2016-7-16 11:42
重载与UVM factory 机制 丁凤 2016-5-13 15127 索手锋芒 2016-7-15 18:02
[求助] 求助：运行NCSIM出错！ guofu2010 2010-2-20 210830 mailtoanoopbabu 2016-7-14 20:33
[求助] About timing precision of sdf file when simulation in ncsim iamyuchenjie 2015-1-3 22703 mailtoanoopbabu 2016-7-14 20:27
[求助] 如何使用Cadence的NCsim进行时序仿真（后仿真）？ freedos 2013-2-24 97109 mailtoanoopbabu 2016-7-14 19:44
[求助] 请教如何使用ncsim编译VMM的库文件 attach_img jamesning 2015-9-3 22480 mailtoanoopbabu 2016-7-14 19:22
[求助] 求解答：$dumpfile (xxx.vcd) 无法产生VCD文件 shanglid 2013-9-23 44805 lw780716 2016-7-14 16:02
DDR2 DDR3 constraint note 索手锋芒 2016-7-14 02455 索手锋芒 2016-7-14 15:02
[讨论] 请教formality 读SVF文件的一个问题 SUE0201 2016-7-6 13307 SUE0201 2016-7-14 11:04
JEDEC DDR2和DDR3 SPECIFICATION区别（持续更新） 索手锋芒 2016-7-14 03053 索手锋芒 2016-7-14 08:55
[求助] systemverilog如何将单精度浮点数转换为32bit的形式？ myhedwig 2016-4-21 76094 lgen7604 2016-7-14 05:30
[求助] Modelsim后仿遇到问题，求大神解疑，急急急！！ 1027199631 2016-7-9 41802 vegh 2016-7-13 16:56
[求助] cadence中的IMC工具怎么合并多个覆盖率文件呢？ 极寒领域 2016-7-13 14668 极寒领域 2016-7-13 16:27
[求助] 时钟沿采样数据问题（有时采样沿前数据有时采样沿后数据） gyuek 2016-7-12 12343 hover99 2016-7-13 11:48
[求助] 请教各位大牛synopsys i2c vip一个问题 xinxiangbaiheqd 2016-7-12 02434 xinxiangbaiheqd 2016-7-12 17:31
[求助] 时钟边沿采样问题 william_asic 2016-7-12 01499 william_asic 2016-7-12 17:07
[求助] avery的VIP，有用过的同仁吗？ splendid_life 2016-7-12 02484 splendid_life 2016-7-12 16:34
[求助] verilog 报Warning端口连线少了，大神们帮帮忙啊!! 295160046 2016-7-9 85738 295160046 2016-7-12 14:24
[求助] verilog里的time step是怎样的概念？ attach_img  ...2 sealna 2012-3-3 189309 wangzhanli12 2016-7-7 11:10
[求助] 求助：solve...before的用法 oscillator_cn1 2012-6-29 97886 vericafer 2016-7-5 15:49
[求助] 数模混合仿真输出结果存在矩形情况 attach_img fcy1990 2016-7-1 52747 fcy1990 2016-7-2 20:59
[求助] 现在有数字网表testbench,用modelsim进行时序仿真，需要添加smic的标准单元库吗 sevep 2016-6-30 22367 kshuang1 2016-7-2 01:57
[求助] 有哪个专业公司可以培训fpga原型验证方法的？ hust520 2016-6-25 02282 hust520 2016-6-25 22:28
[求助] VCD文件过大 AnswerLJ 2016-6-23 46430 AnswerLJ 2016-6-24 18:07
投票 [调查] 深圳IC验证工程师月薪多少  ...2 jimoxiaowu2011 2015-6-11 1810997 且听风吟098 2016-6-23 11:26
[求助] HDL designer使用check时报不了漏掉的port mapping attach_img 且听风吟098 2016-6-23 02478 且听风吟098 2016-6-23 10:34
下一页 »
1 ...113114115116117118119120... 198下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 03:32 , Processed in 0.026116 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块