想学习system verilog,但不知道该怎么入手，大家能不能给些建议呢

icfans3 · 发表于 2010-5-31 22:15:37

学习中~~~~~~~~~~

fly942 · 发表于 2010-5-31 23:24:37

还是多写写代码吧

icsystem · 发表于 2010-6-2 15:54:33

4# qinghuabing2008
不断学习，不断充实，品

icsystem · 发表于 2010-6-2 15:57:36

SV的需要一个过程来学习

icsystem · 发表于 2010-6-2 15:59:17

强烈支持学习

nangua001 · 发表于 2010-6-21 20:43:12

同困惑、、、、

随风而逝123 · 发表于 2014-11-19 19:08:01

同困惑啊，不知道怎么学

清霜一梦 · 发表于 2014-11-22 17:21:18

同困惑，不知道怎么学啊

zuiqiangzhe · 发表于 2014-11-25 19:28:39

《systemVerilog与功能验证》（钟文枫），看看这本书，有语法，还有个完整的例子。windows下的modelsim可以实现。
然后再递进。

celestin2011 · 发表于 2014-11-25 23:10:04

vcs跑实例~

[求助] 想学习system verilog,但不知道该怎么入手，大家能不能给些建议呢