想学习system verilog,但不知道该怎么入手，大家能不能给些建议呢

chenghaibo · 发表于 2010-1-26 17:20:52

sv for verification和lrm同时看，还要跑实际的例子，效果才好呢。

xuelian222 · 发表于 2010-1-27 13:56:43

先看一些基础知识，然后根据实例做一下，上手会快点

ilzyxy · 发表于 2010-2-1 11:43:37

我也想学可是没时间工作太忙

wushaohang20122 · 发表于 2010-2-26 09:16:01

verygood

受教

dannysbp · 发表于 2010-2-26 11:35:19

systemverilog for design
systemverilog for verification
这两本书知识点详细、示例充足
推荐一把，还可以把sv LRM3.1a作为字典使用

jjx86 · 发表于 2010-3-3 18:28:38

貌似学起来很难，有没有基础点东西可以参考

realmanner · 发表于 2010-3-4 12:26:57

多写写testbench吧，实战出经验

smiley · 发表于 2010-3-6 02:24:59

systemverilog for verification

rikoujin · 发表于 2010-3-6 22:10:37

嗯，我也是刚刚开始学，向大家学习！

neptune1983 · 发表于 2010-3-23 22:15:30

我做个一个小的验证平台，使用SV搭建的

[求助] 想学习system verilog,但不知道该怎么入手，大家能不能给些建议呢