在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (97) |订阅

IC验证讨论 今日: 1 |主题: 6695|排名: 22 

[招聘] MTS Memory Tuning Engineer RecruiterAMD 2016-5-11 01171 RecruiterAMD 2016-5-11 18:09
[求助] SOC EDS出现undefined reference attach_img 蘑儿多万 2016-5-11 01636 蘑儿多万 2016-5-11 12:35
[讨论] systemverilog interface 使用-一个模块定义几个interface 更合理 xiantongma 2012-12-16 510028 luminate 2016-5-11 11:24
[原创] asic中如何编写测试文件 attachment  ...2 767982376 2012-5-17 115109 sharp_yang 2016-5-9 22:19
[求助] 请问always语句里是顺序执行的吗 pizibaidu 2014-3-19 85241 daneast 2016-5-9 21:41
[求助] conformal lec 的一个问题 korchagin 2014-2-19 12971 snowzx 2016-5-9 14:26
[讨论] 哪位可以给介绍下关于systemverilog中的 compilation units 似水如烟 2016-5-4 02020 似水如烟 2016-5-4 15:51
[求助] verilog或者systemverilog怎么写二进制文件 chenfengrugao 2012-7-14 35511 mila07 2016-5-3 18:56
[求助] 关于UVM的my_driver问的求助~~~~ 时光机器人 2016-4-28 31970 时光机器人 2016-5-3 18:48
[求助] Systemverilog疑问 白兴金 2016-4-13 62435 白兴金 2016-5-3 09:43
[求助] 覆盖率查看 changdl 2016-5-2 01830 changdl 2016-5-2 21:26
[求助] 一段systemverilog语法求解 chang75161 2016-4-27 41951 jimoxiaowu2011 2016-4-29 17:46
[求助] 转IC验证需要如何开始学习? icefirelight 2016-4-27 33250 icefirelight 2016-4-28 18:23
[求助] 混合仿真问题求助 attach_img Holon_zhang 2016-4-28 01377 Holon_zhang 2016-4-28 17:18
[求助] 华为海思原型验证怎么样? daxiaobudian 2016-4-20 42204 daxiaobudian 2016-4-27 23:15
[求助] UVM实战第一章例程在modelsim SE 10.0c 进行编译不过去啊出现错误, wu30115 2015-3-5 22675 tangxijun 2016-4-27 22:25
[求助] pt功耗check_power报错 verify0906 2016-4-27 01695 verify0906 2016-4-27 10:31
[讨论] 求好用不贵的形式验证工具 netyouke314 2016-4-27 01703 netyouke314 2016-4-27 09:52
[求助] 频谱分析仪的参考电平和内部衰减的作用是什么 suyou 2016-4-26 13307 金箍棒 2016-4-26 19:13
[求助] 关于flash存储器测试的求助 hu791471995 2016-4-19 62803 hu791471995 2016-4-25 10:18
[招聘] 需数字验证工程师若干名(新加坡) ztb168 2016-4-22 02126 ztb168 2016-4-22 11:04
[求助] 请问这个电路能震荡吗 attach_img qx051818 2016-4-21 21673 qx051818 2016-4-21 19:05
[求助] 请问这个电路能振荡吗 attach_img qx051818 2016-4-21 01215 qx051818 2016-4-21 18:30
[求助] 后端是做什么的。 文静的BOY 2016-4-17 32487 duanxindong 2016-4-20 13:42
[求助] systemverilog检沿有没有什么好办法? myhedwig 2016-4-19 41543 gogosese 2016-4-20 09:21
[资料] OVM源代码分析之sequence机制 - [阅读权限 5]attachment  ...2 masaka_xlw 2013-7-2 13195 ccmkate 2016-4-19 17:07
[讨论] systemverilog接口建模的疑问以及简单的EEPROM IIC SV模型共享 attachment myhedwig 2016-4-19 01999 myhedwig 2016-4-19 15:27
[求助] cadence IUS如何设置子模块的覆盖率 attach_img chenfengrugao 2015-8-26 12413 李龙威 2016-4-19 14:26
[求助] 利用mailbox怎么传递数据 fire_bird 2014-6-8 510324 kuolifeng 2016-4-19 11:34
[求助] 仿真求助!!! qx051818 2016-4-17 12426 qx051818 2016-4-17 15:08
[求助] 求助,上华0.5um工艺标准单元库 Euclid000 2014-7-6 22389 吴国耀 2016-4-17 02:25
[求助] 关于tanner仿真的一个错误,求大神帮忙看一下 attach_img hliblack 2016-4-15 01006 hliblack 2016-4-15 19:49
[求助] vcs 统计line覆盖率时 可以指定某一个模块不统计么? zhouchaozinc 2016-4-13 23034 nativeda 2016-4-15 16:25
[求助] 求Mentor QuestaSim Regression与vPlan的Lab tianyan_chn 2016-4-15 02512 tianyan_chn 2016-4-15 15:06
[求助] uvm 对于real类型的数组,加入field_automation机制,用什么宏? djlfxl 2016-4-15 22331 25587216 2016-4-15 14:35
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-21 15:29 , Processed in 0.026796 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块