求助，VCS仿真器仿真时出现一个bug如图，该怎么解决

ld1009 · 发表于 2016-12-20 15:55:55

您需要登录才可以下载或查看，没有账号？注册

x

lx2116 · 发表于 2016-12-20 16:07:31

构造函数后面少个“；”？

ld1009 · 发表于 2016-12-20 16:18:29

回复 2# lx2116

有;的，截图时没截上

fsgbeyond · 发表于 2016-12-20 20:40:27

function写错了

gdsgdj · 发表于 2016-12-20 22:09:53

刚学systemverilog时经常遇到这种问题，每次都是函数头后面忘记写分号了

IC小飞侠 · 发表于 2016-12-21 00:08:24

看不出来。。。

RichKoala · 发表于 2016-12-21 06:49:12

第6行应该是 endfunction 写成endfuction ，使用建议gVim中 tab自动补全功能，可以省很多事情

lx2116 · 发表于 2016-12-21 08:55:08

7楼正解。

lx2116 · 发表于 2016-12-21 09:20:38

回复 7# RichKoala

请问自动补全需要安装插件吗？网上搜了下不得要领，所以来请教！

RichKoala · 发表于 2016-12-24 07:02:50

回复 9# lx2116

可以参考以下文章，比较傻瓜，安装就好，绿色班
http://www.oschina.net/code/snippet_574132_13357

[原创] 求助，VCS仿真器仿真时出现一个bug如图，该怎么解决