在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1566|回复: 0

[求助] nc模块级后仿问题,跪求大神帮助

[复制链接]
发表于 2017-1-20 16:11:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在在做一个模块的网表仿真,主要是为了跑出一个门级的功能波形进行功耗分析;
原计划是不加入sdf,不开delay,不开timing check直接跑仿真;
但是由于rtl中的延时信息没有被综合,导致了网表缺少了必要的延时信息,从而没有办法进行直接仿真;
现在打算clk输入后,它的所有触发输出延时0.25ns后再输出,这样便可以跟rtl对应起来;
请问这种方法可行吗,应该怎么去实现,非常感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 06:05 , Processed in 0.013234 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表