在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4300|回复: 5

[求助] 小白问题,uvm的interface中需要加clocking吗

[复制链接]
发表于 2016-12-22 10:47:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求大神解答
发表于 2016-12-22 11:24:21 | 显示全部楼层
看需求了,可以不加。
 楼主| 发表于 2016-12-22 13:06:16 | 显示全部楼层
回复 2# chensong0007


    加了clocking和不加有什么本质区别吗?求大神解答~
发表于 2016-12-22 16:27:55 | 显示全部楼层
这个主要为了对信号输入输出方向以及与clk的setup以及holdon的时序的一种描述,使其更符合需要带时序仿真的需求吧。一般只是作连线的话,可以不采用,用这个反而会把人搞晕。
发表于 2016-12-22 18:05:25 | 显示全部楼层
回复 1# 周小材

interface是SV的功能,跟UVM只是使用这个功能。clocking block 最好用的是可以指定信号的同步时钟以及驱动输出和采集响应的时间点相对于同步时钟沿的相对时间。
发表于 2016-12-24 19:39:49 | 显示全部楼层
需要同步的信号就加clock,不需要的可以不用加。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:08 , Processed in 0.016982 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表