在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (109) |订阅

IC验证讨论 今日: 2 |主题: 6904|排名: 78 

[讨论] 大家用vcs跑regression都用什么脚本? tianyan_chn 2016-6-20 03658 tianyan_chn 2016-6-20 22:40
[求助] vmm中monitor端不受约束怎么办 elec056 2016-6-19 12123 elec056 2016-6-19 16:39
[求助] VCS中如何trace一个信号 kewangic 2016-6-17 01949 kewangic 2016-6-17 15:48
[求助] 请教一个Modelsim仿真过程中遇到不定态的问题 attach_img xcxfly 2016-6-16 03050 xcxfly 2016-6-16 09:55
[讨论] UVM中ubus例子的一个问题 longxigen 2016-6-8 23792 longxigen 2016-6-12 18:34
[原创] 大家的uvm验证都用什么工具呀? zhangeth 2016-6-11 02583 zhangeth 2016-6-11 09:33
[求助] 如何使用 Quartus + Modelsim + DPI ? aaa1967 2016-6-10 02526 aaa1967 2016-6-10 17:21
[原创] 求教:数字系统验证和测试 EricTT 2016-6-6 32669 ue11 2016-6-10 10:48
[其它] ovm学习的一点小积累  ...2 silencefpga 2012-4-25 1010318 liu11shaw 2016-6-9 14:27
[求助] sentaurus tcad装好了但是不能输入字母 zouqifeng123 2016-4-9 11899 luckyjohn1688 2016-6-8 09:45
[求助] 定义了一个apb_read task,为什么task返回 的值晚 一拍 ? dyytx 2016-6-7 42568 dyytx 2016-6-7 22:11
[求助] formality 出现了两个问题 孤月飞星 2012-7-6 96277 569038754 2016-6-5 14:29
[求助] 第一次用SENTAURUS,结果找了DIODE这个例子,这个例子是不是不全呀 attach_img  ...23 hokee 2011-5-4 207688 kora17 2016-6-3 10:49
[求助] 不同testcase的covergroup覆盖率可以累计吗? longxigen 2016-5-25 22896 longxigen 2016-6-1 15:51
[求助] NCverilog定义宏 英特耐雄纳尔 2016-5-30 32750 英特耐雄纳尔 2016-6-1 15:33
[解决] questasim如何解决timeout问题? tianyan_chn 2016-5-24 22486 tianyan_chn 2016-6-1 08:52
[求助] 新手学Tanner tools 284549942 2010-4-16 63563 137445300 2016-6-1 06:23
[活动] 说出你的创意,赢取万元好礼!!! attach_img Gluminous 2016-5-31 02524 Gluminous 2016-5-31 19:07
[讨论] 那位大师指点一下关于SV仿真的问题! anychao 2012-3-17 63348 Tvoyageur 2016-5-31 00:31
[求助] system verilog总线接口部分bus_if.TB bus里面的TB是什么意思? 恐怖分子 2016-3-21 32941 huluxing123 2016-5-28 20:46
[讨论] 关于SDF timing check与单元库timing check的问题 qpbcl3 2016-5-18 24521 qpbcl3 2016-5-28 09:16
[求助] formality中奇怪的undriven ports chineselboy 2012-10-21 58058 suzfile_ccore 2016-5-27 16:20
[求助] 门级仿真还需要load UPF文件吗? didiaolanse 2016-5-23 34311 didiaolanse 2016-5-27 16:13
[求助] vcs代码覆盖率问题 gbsid 2016-5-25 13388 yvhksovo 2016-5-26 19:38
[求助] systemverilog约束 myhedwig 2016-4-25 63147 yvhksovo 2016-5-26 19:30
[求助] 请问如何用vcs仿真之前编译过的文件  ...2 mndzjsjczex 2015-7-29 158858 9065574912 2016-5-26 11:25
[招聘] 龙芯中科—招聘 芯片可测性设计工程师 lssunx 2016-5-26 02421 lssunx 2016-5-26 10:30
[求助] fm提示有比较失败的点 renlei 2016-5-25 01507 renlei 2016-5-25 22:55
悬赏 [求助] 请教如何使用ncsim编译VMM的库文件 - [悬赏 50 信元资产] jamesning 2015-9-3 42623 飞扬紫百合 2016-5-25 16:59
[求助] About ncsim code coverage catboyzw 2012-2-29 213107 amarnath1683 2016-5-25 06:35
[求助] ncsim中使用多维数组的问题 oscillator_cn1 2012-3-31 27535 amarnath1683 2016-5-25 06:32
[求助] 谁有cadence Encounter Test 9.1版本以上解锁的?我有酬劳 8i8i9o9o 2014-5-16 12135 amarnath1683 2016-5-25 05:24
[求助] uvm初始化dut内部ram请教 gyuek 2016-4-12 84944 191995665 2016-5-24 10:59
[讨论] stackoverflow AnswerLJ 2016-5-22 12765 A1985 2016-5-23 09:15
[求助] NC verilog 查看覆盖率命令问题 guolehaohao 2014-6-10 13190 megaic 2016-5-21 12:27
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 16:33 , Processed in 0.030603 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块