在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (109)|订阅

IC验证讨论 今日: 1 |主题: 6930|排名: 18 

重载与UVM factory 机制 丁凤 2016-5-13 15233 索手锋芒 2016-7-15 18:02
[求助] 求助:运行NCSIM出错! guofu2010 2010-2-20 210868 mailtoanoopbabu 2016-7-14 20:33
[求助] About timing precision of sdf file when simulation in ncsim iamyuchenjie 2015-1-3 22748 mailtoanoopbabu 2016-7-14 20:27
[求助] 如何使用Cadence的NCsim进行时序仿真(后仿真)? freedos 2013-2-24 97254 mailtoanoopbabu 2016-7-14 19:44
[求助] 请教如何使用ncsim编译VMM的库文件 jamesning 2015-9-3 22525 mailtoanoopbabu 2016-7-14 19:22
[求助] 求解答:$dumpfile (xxx.vcd) 无法产生VCD文件 shanglid 2013-9-23 44867 lw780716 2016-7-14 16:02
DDR2 DDR3 constraint note 索手锋芒 2016-7-14 02506 索手锋芒 2016-7-14 15:02
[讨论] 请教formality 读SVF文件的一个问题 SUE0201 2016-7-6 13337 SUE0201 2016-7-14 11:04
JEDEC DDR2和DDR3 SPECIFICATION区别(持续更新) 索手锋芒 2016-7-14 03108 索手锋芒 2016-7-14 08:55
[求助] systemverilog如何将单精度浮点数转换为32bit的形式? myhedwig 2016-4-21 76169 lgen7604 2016-7-14 05:30
[求助] Modelsim后仿遇到问题,求大神解疑,急急急!! 1027199631 2016-7-9 41849 vegh 2016-7-13 16:56
[求助] cadence中的IMC工具怎么合并多个覆盖率文件呢? 极寒领域 2016-7-13 14720 极寒领域 2016-7-13 16:27
[求助] 时钟沿采样数据问题(有时采样沿前数据有时采样沿后数据) gyuek 2016-7-12 12394 hover99 2016-7-13 11:48
[求助] 请教各位大牛synopsys i2c vip一个问题 xinxiangbaiheqd 2016-7-12 02482 xinxiangbaiheqd 2016-7-12 17:31
[求助] 时钟边沿采样问题 william_asic 2016-7-12 01510 william_asic 2016-7-12 17:07
[求助] avery的VIP,有用过的同仁吗? splendid_life 2016-7-12 02520 splendid_life 2016-7-12 16:34
[求助] verilog 报Warning端口连线少了,大神们帮帮忙啊!! 295160046 2016-7-9 85819 295160046 2016-7-12 14:24
[求助] verilog里的time step是怎样的概念?  ...2 sealna 2012-3-3 189473 wangzhanli12 2016-7-7 11:10
[求助] 求助:solve...before的用法 oscillator_cn1 2012-6-29 98023 vericafer 2016-7-5 15:49
[求助] 数模混合仿真输出结果存在矩形情况 fcy1990 2016-7-1 52797 fcy1990 2016-7-2 20:59
[求助] 现在有数字网表testbench,用modelsim进行时序仿真,需要添加smic的标准单元库吗 sevep 2016-6-30 22412 kshuang1 2016-7-2 01:57
[求助] 有哪个专业公司可以培训fpga原型验证方法的? hust520 2016-6-25 02311 hust520 2016-6-25 22:28
[求助] VCD文件过大 AnswerLJ 2016-6-23 46517 AnswerLJ 2016-6-24 18:07
[调查] 深圳IC验证工程师月薪多少  ...2 jimoxiaowu2011 2015-6-11 1811147 且听风吟098 2016-6-23 11:26
[求助] HDL designer使用check时报不了漏掉的port mapping 且听风吟098 2016-6-23 02534 且听风吟098 2016-6-23 10:34
[求助] 关于用questasim仿真滤波器 wtfyygyvtkd 2016-6-23 01991 wtfyygyvtkd 2016-6-23 09:16
[求助] 求助:UVM的virtual sequence的问题  ...2 oscillator_cn1 2012-7-6 1710836 Susandada 2016-6-22 13:46
【求助高手】Sdram“刷新”是否会中断读、写操作和预充电? wxxhn 2009-9-23 99192 justfigo 2016-6-21 09:39
[讨论] 大家用vcs跑regression都用什么脚本? tianyan_chn 2016-6-20 03702 tianyan_chn 2016-6-20 22:40
[求助] vmm中monitor端不受约束怎么办 elec056 2016-6-19 12153 elec056 2016-6-19 16:39
[求助] VCS中如何trace一个信号 kewangic 2016-6-17 01959 kewangic 2016-6-17 15:48
[求助] 请教一个Modelsim仿真过程中遇到不定态的问题 xcxfly 2016-6-16 03096 xcxfly 2016-6-16 09:55
[讨论] UVM中ubus例子的一个问题 longxigen 2016-6-8 23885 longxigen 2016-6-12 18:34
[原创] 大家的uvm验证都用什么工具呀? zhangeth 2016-6-11 02606 zhangeth 2016-6-11 09:33
[求助] 如何使用 Quartus + Modelsim + DPI ? aaa1967 2016-6-10 02551 aaa1967 2016-6-10 17:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-17 12:03 , Processed in 0.022545 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块