fsdb波形中，无法dump generate例化的模块？？

zhucetailaji · 发表于 2013-5-2 18:08:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zhucetailaji 于 2013-5-2 18:10 编辑

有一个顶层，会有如下例化代码：
genvar j;
generate
      for (j=0;j<TSIP_NUM;j=j+1)
      begin:wr_req_buff_inst_loop
         wr_req_buff u_wr_req_buff_tx(
         .clk                (clk                                                       ) ,
         .reset             (reset                                                    ) ,
         .wr_ddr_req       (tx_ddr_wr_req[j]                                        ) ,
         .wr_ddr_add_bgn    (tx_wr_ddr_add_bgn[ADD_WIDTH*j+:ADD_WIDTH]                ) ,
         .wr_ddr_blength    (tx_wr_ddr_blength[LEN_WIDTH*j+LEN_WIDTH]                ) ,
         .ddr_wdata_valid    (tx_ddr_wdata_valid[j]                                     ) ,
         .ddr_wdata          (tx_ddr_wdata[DAT_WIDTH*j+DAT_WIDTH]                      ) ,
         .wr_ddr_op_ack    (tx_wr_ddr_op_ack[j]                                     ) ,

         .rd_wr_buff_start (rd_wr_buff_start[j]                                     ) ,
         .rd_wr_buff_req    (rd_wr_buff_req[j]                                        ) ,

         .wr_data_from_buff (wr_data_from_buff[j*LOCAL_BUS_WIDTH+LOCAL_BUS_WIDTH]    ) ,
         .wr_inf_from_buff (wr_inf_from_buff[j*WR_INF_WIDTH+:WR_INF_WIDTH]          ) ,
         .rd_fpck_over       (rd_fpck_over[j]                                           ),
         .wr_req_to_ddr    (wr_req_to_ddr[j]                                        )
         );
end
endgenerate

-----
用modelsim仿真，采用dubussy去看dump出来的fsdb波形。很奇怪，用generate的例化的模块，波形中不存在了。我研究了一下，由于采用generate的例化方法，会将例化proc名称作为一级层次名，这个可能是导致fsdb中没有包含这些模块的原因。但是，我不知道该如何设置，才能dump这些模块的信号。有人遇到过吗或有人知道该如何设置解决吗？