设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › Digital Logic Design Using Verilog: Coding and RTL S ...

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

发新帖

楼主: Jason.tschen

[原创] Digital Logic Design Using Verilog: Coding and RTL Synthesis

发表于 2017-11-1 10:49:33 | 显示全部楼层

很好的东西，谢谢楼主

回复支持反对

发表于 2017-11-1 11:22:56 | 显示全部楼层

thanks for sharing!

回复支持反对

mailtoanoopbabu

发表于 2017-11-1 18:53:26 | 显示全部楼层

Thanks

回复支持反对

mailtoanoopbabu

发表于 2017-11-1 18:58:55 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-11-3 14:32:55 | 显示全部楼层

good verilog book

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-11-3 14:39:01 | 显示全部楼层

回复 1# Jason.tschen

Thank you for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-11-9 17:37:31 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-11-9 17:39:04 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-11-9 17:40:07 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-11-11 11:13:58 | 显示全部楼层

回复 1# Jason.tschen

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-20 09:11 , Processed in 0.020276 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表