设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › Digital Logic Design Using Verilog: Coding and RTL S ...
1 ...67891011121314
返回列表 发新帖
楼主: Jason.tschen

[原创] Digital Logic Design Using Verilog: Coding and RTL Synthesis

[复制链接]
zchdsp
发表于 2020-7-10 14:43:13 | 显示全部楼层
很好的资料，讲解很清晰
回复 支持 反对

举报

zjf178
发表于 2020-7-10 16:24:01 | 显示全部楼层
赞一个
回复 支持 反对

举报

zhsh94
发表于 2020-9-27 07:35:31 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

dennates
发表于 2020-10-20 22:48:19 | 显示全部楼层
THX~~~~~~~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yuanyuan94587
发表于 2020-11-6 21:07:37 | 显示全部楼层
Good book.
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xiaofuss_
发表于 2020-11-9 09:42:22 | 显示全部楼层
感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

nickkao
发表于 2020-11-13 09:08:39 | 显示全部楼层
謝謝分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

rushyy
发表于 2020-12-28 14:18:53 | 显示全部楼层
kankan
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

sam亦琛
发表于 2022-9-20 19:48:56 | 显示全部楼层
看了下目录，还不错，从前端讲到了后端，感觉是数字IC设计全景式展现的教科书
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...67891011121314
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 08:05 , Processed in 0.020205 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表