在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: Jason.tschen

[原创] Digital Logic Design Using Verilog: Coding and RTL Synthesis

[复制链接]
发表于 2020-1-10 12:39:50 | 显示全部楼层
very well. thx.
发表于 2020-3-29 11:19:55 | 显示全部楼层
印度人写的,大概看了下,挺全面的,谢谢分享!
发表于 2020-3-30 14:27:03 | 显示全部楼层
感谢楼主分享资料
发表于 2020-5-9 15:07:19 | 显示全部楼层
谢谢分享!
发表于 2020-5-10 21:32:32 | 显示全部楼层
good ebook!
发表于 2020-5-10 22:44:50 | 显示全部楼层
good ebook!
发表于 2020-6-4 11:12:22 | 显示全部楼层
thanks
发表于 2020-6-24 10:21:48 | 显示全部楼层
Thanks!
发表于 2020-6-30 23:32:44 | 显示全部楼层
感谢
发表于 2020-7-1 10:05:58 | 显示全部楼层
good book.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 09:33 , Processed in 0.021225 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表