设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › Digital Logic Design Using Verilog: Coding and RTL S ...
1 ...67891011121314下一页
返回列表 发新帖
楼主: Jason.tschen

[原创] Digital Logic Design Using Verilog: Coding and RTL Synthesis

[复制链接]
azchase
发表于 2020-1-10 12:39:50 | 显示全部楼层
very well. thx.
回复 支持 反对

举报

virtex2
发表于 2020-3-29 11:19:55 | 显示全部楼层
印度人写的，大概看了下，挺全面的，谢谢分享！
回复 支持 反对

举报

gouyaer123
发表于 2020-3-30 14:27:03 | 显示全部楼层
感谢楼主分享资料
回复 支持 反对

举报

jessiechenjc
发表于 2020-5-9 15:07:19 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

omnik
发表于 2020-5-10 21:32:32 | 显示全部楼层
good ebook！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

omnik
发表于 2020-5-10 22:44:50 | 显示全部楼层
good ebook！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lylaw
发表于 2020-6-4 11:12:22 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tonyccc
发表于 2020-6-24 10:21:48 | 显示全部楼层
Thanks!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gouyaer123
发表于 2020-6-30 23:32:44 | 显示全部楼层
感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

risccpu
发表于 2020-7-1 10:05:58 | 显示全部楼层
good book.
回复 支持 反对

举报

下一页 »
1 ...67891011121314下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 10:41 , Processed in 0.020784 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表