在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 34180|回复: 138

[原创] Digital Logic Design Using Verilog: Coding and RTL Synthesis

[复制链接]
发表于 2016-7-21 06:12:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Digital Logic Design Using verilog: Coding and RTL Synthesis
by Vaibbhav Taraate


Publisher: Springer; 1st ed. 2016 edition (May 17, 2016)
Publication Date: May 17, 2016
Sold by: Amazon Digital Services LLC
Language: English
ASIN: B01FTTMLLM


SP-Digital-Logic-Design-Verilog-Coding-Synthesis.part1.rar (15 MB, 下载次数: 1530 )

SP-Digital-Logic-Design-Verilog-Coding-Synthesis.part2.rar (15 MB, 下载次数: 1551 )

SP-Digital-Logic-Design-Verilog-Coding-Synthesis.part3.rar (15 MB, 下载次数: 1477 )

SP-Digital-Logic-Design-Verilog-Coding-Synthesis.part4.rar (4.54 MB, 下载次数: 837 )

SP-Digital-Logic-Design-Verilog-Coding-Synthesis.jpg
发表于 2016-7-21 08:33:13 | 显示全部楼层
发表于 2016-7-21 16:42:56 | 显示全部楼层
thnx!
发表于 2016-7-21 19:43:52 | 显示全部楼层
shoucang
发表于 2016-7-21 20:44:18 | 显示全部楼层
thanks
发表于 2016-7-24 05:56:10 | 显示全部楼层
thanks a lot
发表于 2016-7-25 22:07:24 | 显示全部楼层
个把月前spring下的,阿三写的书,比较基础,排版一般
发表于 2016-7-25 22:52:50 | 显示全部楼层
COOL.
发表于 2016-7-25 23:02:17 | 显示全部楼层
GOOD.
发表于 2016-7-26 15:35:52 | 显示全部楼层
thank you very much
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 02:27 , Processed in 0.035392 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表