设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › Digital Logic Design Using Verilog: Coding and RTL S ...

1 234 5 6 7 8 9 10 ... 14 / 14 页下一页

发新帖

楼主: Jason.tschen

[原创] Digital Logic Design Using Verilog: Coding and RTL Synthesis

发表于 2016-10-24 00:05:23 | 显示全部楼层

回复 1# Jason.tschen

thanks for sharing

回复支持反对

发表于 2016-11-10 09:02:15 | 显示全部楼层

mark一下

回复支持反对

发表于 2016-11-10 23:01:22 | 显示全部楼层

高清版本内容还不错虽然基础但是全面

回复支持反对

发表于 2016-11-18 08:03:58 | 显示全部楼层

Have a look,thanks.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-11-24 14:47:18 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-11-28 23:24:36 | 显示全部楼层

非常新的资料，感谢！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-11-28 23:28:22 | 显示全部楼层

非常感谢！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-11-29 16:23:09 | 显示全部楼层

感谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-12-4 16:47:38 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-12-14 20:54:23 | 显示全部楼层

This is really a very good book, DING!

回复支持反对

1 234 5 6 7 8 9 10 ... 14 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-21 07:56 , Processed in 0.021755 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表