设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › Digital Logic Design Using Verilog: Coding and RTL S ...

1 2 3 456 7 8 9 10 ... 14 / 14 页下一页

发新帖

楼主: Jason.tschen

[原创] Digital Logic Design Using Verilog: Coding and RTL Synthesis

发表于 2017-4-12 02:57:13 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-4-12 03:02:08 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-4-12 08:12:11 | 显示全部楼层

很好的資料，謝謝

回复支持反对

发表于 2017-5-17 17:56:43 | 显示全部楼层

helpful for verilog design.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-5-20 09:13:10 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-6-3 05:42:51 | 显示全部楼层

thank you

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-6-25 18:59:30 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-7-10 16:53:57 | 显示全部楼层

Thanks for share.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-7-14 17:27:01 | 显示全部楼层

Good reference for RTL design

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-7-16 07:47:07 | 显示全部楼层

good 東西感謝!!

回复支持反对

1 2 3 456 7 8 9 10 ... 14 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-21 08:20 , Processed in 0.019608 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表