你是用VHDL还是用Verilog HDL？

JohnYork · 发表于 2017-8-14 23:54:38

回复 697# 14268297

仿真工具对SystemVerilog支持的相对全面些，但综合工具来说，QuartusPrime和Vivado都惨不忍睹，Synopsys没用过（破解不了

）不做评论。相对来说QuartusPrime比Vivado对SystemVerilog支持的要好那么一点点，但是也就是那么一点点……有时候会报一些莫名其妙的错误，错误信息和代码行都定位不正确，非要自己一点一点排查，太浪费时间了。

weiliang33 · 发表于 2017-8-17 21:44:19

VHDL太难懂了

lyu · 发表于 2017-8-23 20:02:00

11111111111111111111

lyu · 发表于 2017-8-23 20:02:55

1111111111111111111111

lyu · 发表于 2017-8-23 20:03:58

11111111111111111111111111111111111111

lyu · 发表于 2017-8-23 20:04:46

1111111111111111111111

piigle · 发表于 2017-9-15 11:35:58

深圳-南山区（浙江赛思电子）招聘数字IC设计工程师，IC验证工程师（待遇从优）
有意向者可联系，陆先生：15067338277

Marvin.Liang · 发表于 2017-9-18 20:58:54

一直使用Verilog，但是感觉VHDL更牛逼一点，更严谨一点，想深入学学

nizw123 · 发表于 2017-10-13 14:59:28

还是喜欢用VHDL

ciscoo222 · 发表于 2017-10-13 22:08:58

verilog + 1

[统计] 你是用VHDL还是用Verilog HDL？