在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2017-11-6 17:00:10 | 显示全部楼层
Systemverilog
回复

使用道具 举报

发表于 2017-11-21 15:02:25 | 显示全部楼层
VHDL用得多一些
回复

使用道具 举报

发表于 2017-11-27 20:10:52 | 显示全部楼层
verilog
回复

使用道具 举报

发表于 2017-11-29 16:27:09 | 显示全部楼层
vhdl, verilog 都用
回复

使用道具 举报

发表于 2017-11-30 03:51:03 | 显示全部楼层
%刚刚g哈哈哈呵呵叫姐姐
回复

使用道具 举报

发表于 2017-12-1 10:37:24 | 显示全部楼层
還是verilog較方便!
回复

使用道具 举报

发表于 2017-12-6 02:01:14 | 显示全部楼层
Thank you.
回复

使用道具 举报

发表于 2018-1-8 13:57:33 | 显示全部楼层
只会verilog
回复

使用道具 举报

发表于 2018-1-9 14:30:51 | 显示全部楼层
Verilog比较好用
回复

使用道具 举报

发表于 2018-1-22 15:53:58 | 显示全部楼层
两个语言都可以,VHDL略微适合大规模程序维护。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-16 06:45 , Processed in 0.017928 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表