设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 你是用VHDL还是用Verilog HDL？

1 ... 69 70 71 727374 75 76 77 ... 89 / 89 页下一页

发新帖

楼主: buley

[统计] 你是用VHDL还是用Verilog HDL？

发表于 2017-12-1 10:37:24 | 显示全部楼层

還是verilog較方便!

回复

发表于 2017-12-6 02:01:14 | 显示全部楼层

Thank you.

回复

发表于 2018-1-8 13:57:33 | 显示全部楼层

只会verilog

回复

发表于 2018-1-9 14:30:51 | 显示全部楼层

Verilog比较好用

EETOP创芯人才网职位发布入口

回复

发表于 2018-1-22 15:53:58 | 显示全部楼层

两个语言都可以，VHDL略微适合大规模程序维护。

EETOP创芯人才网简历投递入口

回复

发表于 2018-1-24 11:50:35 | 显示全部楼层

回复 1# buley

verilog

EETOP创芯人才网职位发布入口

回复

秋天叶子落

发表于 2018-1-26 18:59:19 | 显示全部楼层

刚开始用VHDL，后来做其他工程就一直用verilog了

EETOP创芯人才网简历投递入口

回复

发表于 2018-2-25 18:10:09 | 显示全部楼层

Verilog

EETOP创芯人才网职位发布入口

回复

发表于 2018-3-5 16:12:41 | 显示全部楼层

都学过，verilog更简洁，写法不冗余

EETOP创芯人才网简历投递入口

回复

发表于 2018-3-8 13:47:48 | 显示全部楼层

verilog

回复

1 ... 69 70 71 727374 75 76 77 ... 89 / 89 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:58 , Processed in 0.030251 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表