你是用VHDL还是用Verilog HDL？

h9f3 · 发表于 2017-10-18 14:56:24

Verilog is more easy

yydianzi · 发表于 2017-10-19 16:25:50

vrilog开始是主流，上世纪90年代初被Cadence公司收购，别家用要license，导致其他的vendor都转向了vhdl，后来发现形势不对，又开放了，才有了后来的IEEE的标准，然后慢慢有回到主流的位置上，其实语言本身的功能可能有差异，但是关键还是看各家编译器给不给力

adan313 · 发表于 2017-10-25 23:02:14

当然是用verilog，个人感觉verilog是主流

Mystzl · 发表于 2017-10-27 15:02:53

都用，主要用VHDL

joshcheng · 发表于 2017-11-6 16:45:08

一定是Verilog, 還要是systemverilog

lemonalism · 发表于 2017-11-6 17:00:10

Systemverilog

smilesong · 发表于 2017-11-21 15:02:25

VHDL用得多一些

opqfeixue · 发表于 2017-11-27 20:10:52

verilog

smilesong · 发表于 2017-11-29 16:27:09

vhdl, verilog 都用

ylss1234 · 发表于 2017-11-30 03:51:03

%刚刚g哈哈哈呵呵叫姐姐

[统计] 你是用VHDL还是用Verilog HDL？