你是用VHDL还是用Verilog HDL？

fayafaya · 发表于 2016-10-2 17:36:23

VERILAOG

yzmerry · 发表于 2016-10-4 14:32:20

应该是Verilog更好吧，但我们小单位内部大家都用VHDL，没办法只能跟着用，否则没发交流。

stanms85 · 发表于 2016-10-10 14:19:47

Verilog HDL好用!!

xtwl_tpcl · 发表于 2016-10-17 10:01:57

都会，不过Verilog写起来随意点，所以用的多

sleeplessvenus · 发表于 2016-10-19 14:43:16

对一般的逻辑编程来说，两者是基本等价的，代码风格良好的话vhdl的代码综合能过基本就没啥问题；仿真的话，用system verilog很灵活，所以说这两种语言最好都多看多写。

想飞的红藻 · 发表于 2016-10-20 21:06:53

VERILOG

FPGA死忠粉 · 发表于 2016-10-21 10:59:33

学的就是Verilog HDL

yunfei2012 · 发表于 2016-10-25 21:04:50

verilog

wenzelei · 发表于 2016-10-29 20:42:10

个人感觉verilog是主流

mh6520839 · 发表于 2016-10-29 22:58:21

刚开始学习Verilog HDL

[统计] 你是用VHDL还是用Verilog HDL？