你是用VHDL还是用Verilog HDL？

freedomistic · 发表于 2015-1-10 12:49:41

主流是Verilog，如果是做这一行两种都要掌握的。

约瑟叔叔 · 发表于 2015-1-11 13:32:38

verilog比较好上手一些。

fruitwolf · 发表于 2015-1-11 13:35:51

Verilog感觉是主流呀

woai2020 · 发表于 2015-1-15 14:40:22

verilog飘过

steven_794 · 发表于 2015-1-15 16:08:16

回复 1# buley

Verilog HDL還不錯用~

leepg · 发表于 2015-1-15 18:36:04

shirancq · 发表于 2015-1-23 21:14:09

当学生的时候用的是VHDL，后来工作了开始接触verilog，现在基本上都用verilog编程，vhdl可以看得懂，也能改的来。

usleesa · 发表于 2015-1-26 23:42:44

VHDL........?

winnerwei · 发表于 2015-2-2 14:59:39

肯定是Verilog啊

drakedog · 发表于 2015-2-3 01:44:22

VERILOG

[统计] 你是用VHDL还是用Verilog HDL？