在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2014-9-16 18:09:22 | 显示全部楼层
第一次听说公司都用VHDL。。。少年说反了把
回复

使用道具 举报

发表于 2014-9-16 21:01:17 | 显示全部楼层
verilog~~~
回复

使用道具 举报

发表于 2014-9-18 14:30:43 | 显示全部楼层
同学里感觉verilog用的人比vhdl多
回复

使用道具 举报

发表于 2014-9-23 18:06:17 | 显示全部楼层
回复 2# benny46


   那你怎么拿VHDL做后仿呢?
回复

使用道具 举报

发表于 2014-9-24 08:39:34 | 显示全部楼层
回复 1# buley


其实都用的
回复

使用道具 举报

发表于 2014-9-24 09:39:25 | 显示全部楼层
verilog 和C比较接近,易学。
回复

使用道具 举报

发表于 2014-9-24 23:14:37 | 显示全部楼层
主要用verilog,客户的设计有些是vhdl的,做测评时候比较蛋疼,幸亏可以混合仿真
回复

使用道具 举报

发表于 2014-9-25 14:57:10 | 显示全部楼层
谢谢楼猪分向~~
回复

使用道具 举报

发表于 2014-9-25 15:41:12 | 显示全部楼层
Verilog容易上手,也学过VHDL,但是忘光了
回复

使用道具 举报

发表于 2014-9-25 22:57:42 | 显示全部楼层
vhdl 飘过
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-24 13:56 , Processed in 0.490130 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表