你是用VHDL还是用Verilog HDL？

shirancq · 发表于 2015-1-23 21:14:09

当学生的时候用的是VHDL，后来工作了开始接触verilog，现在基本上都用verilog编程，vhdl可以看得懂，也能改的来。

usleesa · 发表于 2015-1-26 23:42:44

VHDL........?

winnerwei · 发表于 2015-2-2 14:59:39

肯定是Verilog啊

drakedog · 发表于 2015-2-3 01:44:22

VERILOG

蔡嘉婧 · 发表于 2015-2-16 22:05:13

我在南安普顿大学
我们学校用的是systemVerilog

piterconchas · 发表于 2015-2-23 23:41:46

ASIC: Verilog
Verification: SystemVerilog

liuzgyt · 发表于 2015-2-26 19:34:11

verilog 用的较多啊

chenghw1986 · 发表于 2015-3-4 09:29:13

都无所谓

shuai0914 · 发表于 2015-3-11 11:45:33

都用的话挺好的

账号		自动登录	找回密码
密码			注册

[统计] 你是用VHDL还是用Verilog HDL？