在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2014-11-24 18:14:14 | 显示全部楼层
Verilog 刚开始学呢
回复

使用道具 举报

发表于 2014-11-25 16:19:55 | 显示全部楼层
看来还是verilog人多啊
大学里上了两门课,两种都用过,感觉verilog简单些
回复

使用道具 举报

发表于 2014-11-30 09:33:01 | 显示全部楼层
从编程语言转到Verilog要更容易一些~~~~~~~
回复

使用道具 举报

发表于 2014-11-30 20:29:31 | 显示全部楼层
verilog要培训3个月,vhdl要培训半年。
回复

使用道具 举报

发表于 2014-12-1 13:57:53 | 显示全部楼层
verilog 应该用的人多吧
回复

使用道具 举报

发表于 2014-12-2 22:51:07 | 显示全部楼层
verilog, 比较简洁, 容易上手
回复

使用道具 举报

发表于 2014-12-6 16:06:40 | 显示全部楼层
专业人士好像都得精通
回复

使用道具 举报

发表于 2014-12-9 13:20:27 | 显示全部楼层
verilog,和c很像好上手
回复

使用道具 举报

发表于 2014-12-10 17:05:36 | 显示全部楼层
verilog哈哈
回复

使用道具 举报

发表于 2014-12-11 14:08:12 | 显示全部楼层
Verilog容易上手。开始接触C。学FPGA的时候,VHDL看着不是很好理解,Verilog感觉太熟悉了。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-17 11:29 , Processed in 0.019932 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表