在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2014-7-29 11:30:16 | 显示全部楼层
喜欢Verilog
回复

使用道具 举报

发表于 2014-7-29 13:02:30 | 显示全部楼层
Verilog HDL
回复

使用道具 举报

发表于 2014-8-1 10:19:06 | 显示全部楼层
当然verilog 啦啦啦啦啦
回复

使用道具 举报

发表于 2014-8-4 20:36:48 | 显示全部楼层
verilog, so good
回复

使用道具 举报

发表于 2014-8-4 20:46:24 | 显示全部楼层
还是Verilog多啊
回复

使用道具 举报

发表于 2014-8-6 16:15:42 | 显示全部楼层
verilog
回复

使用道具 举报

发表于 2014-8-13 03:12:20 | 显示全部楼层
好像很多都用verilog吧
回复

使用道具 举报

发表于 2014-8-15 10:44:35 | 显示全部楼层
Verilog
简单易懂
回复

使用道具 举报

发表于 2014-8-15 21:41:03 | 显示全部楼层
verilog HDL,这个比较容易上手!
回复

使用道具 举报

发表于 2014-8-16 16:32:01 | 显示全部楼层
做设计,两种语言均可;
但对于验证而言,个人觉得Verilog好使。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-18 11:26 , Processed in 0.023749 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表