你是用VHDL还是用Verilog HDL？

随之影风 · 发表于 2014-3-15 23:05:32

Verilog与VHDL都会，最后讲FPGA的资料中多用Verilog，后来就用Verilog了

hdg · 发表于 2014-3-16 09:45:43

VHDL ha

reinhard1004 · 发表于 2014-3-18 20:54:53

过去一直用VHDL，不过用verilog做个几个项目后，就放弃VHDL了

wh1105 · 发表于 2014-3-20 00:49:34

Verilog比較直觀,like c language

bbd123 · 发表于 2014-3-20 08:55:54

个人更喜欢vhdl

ziang_chen · 发表于 2014-3-20 18:55:09

VHDL吧，其他不会

whut_jin · 发表于 2014-3-21 09:28:03

当然用verilog啊，有C的基础

hnehc · 发表于 2014-3-21 10:07:41

必须是verilog

weifangwei86 · 发表于 2014-3-22 10:57:48

verilog好学些，工程大些的话还是倾向于VHDL

lin117 · 发表于 2014-3-22 11:09:24

hao a hao hao hoa

[统计] 你是用VHDL还是用Verilog HDL？