你是用VHDL还是用Verilog HDL？

zoujie · 发表于 2014-3-11 09:52:39

一直用VHDL，但现在用verilog的好像更多

hdg · 发表于 2014-3-12 14:28:20

关键是要精通一种

亲爱的伽利略 · 发表于 2014-3-13 08:34:37

用的VHDL，喜欢它的严谨性。但是绝大部分人使用的是verilog，略担心。以后可能会往verilog上转。

fksino · 发表于 2014-3-13 15:46:43

verilog，容易上手

tangchaodefeng · 发表于 2014-3-13 21:02:48

Verilog 验证用 SystemVerilog

随之影风 · 发表于 2014-3-15 23:05:32

Verilog与VHDL都会，最后讲FPGA的资料中多用Verilog，后来就用Verilog了

hdg · 发表于 2014-3-16 09:45:43

VHDL ha

reinhard1004 · 发表于 2014-3-18 20:54:53

过去一直用VHDL，不过用verilog做个几个项目后，就放弃VHDL了

wh1105 · 发表于 2014-3-20 00:49:34

Verilog比較直觀,like c language

bbd123 · 发表于 2014-3-20 08:55:54

个人更喜欢vhdl

账号		自动登录	找回密码
密码			注册

[统计] 你是用VHDL还是用Verilog HDL？