你是用VHDL还是用Verilog HDL？

stara · 发表于 2014-3-8 21:46:06

好内容，看看

lanbird · 发表于 2014-3-9 14:55:05

当初入行的时候学的是verilog 没用过VHDL 不知道咋样

cwlyeren@163.co · 发表于 2014-3-9 22:09:50

verilog 语法更简便

spetrel · 发表于 2014-3-10 14:04:28

当然是用verilog，个人感觉verilog是主流

wentaohuster · 发表于 2014-3-10 20:02:50

Verilog HDL吧唉之前就学了c语言

zoujie · 发表于 2014-3-11 09:52:39

一直用VHDL，但现在用verilog的好像更多

hdg · 发表于 2014-3-12 14:28:20

关键是要精通一种

亲爱的伽利略 · 发表于 2014-3-13 08:34:37

用的VHDL，喜欢它的严谨性。但是绝大部分人使用的是verilog，略担心。以后可能会往verilog上转。

fksino · 发表于 2014-3-13 15:46:43

verilog，容易上手

tangchaodefeng · 发表于 2014-3-13 21:02:48

Verilog 验证用 SystemVerilog

[统计] 你是用VHDL还是用Verilog HDL？