在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2014-1-22 10:50:47 | 显示全部楼层
verilog for sure
发表于 2014-1-22 21:21:48 | 显示全部楼层
我vhdl,同事verilog
发表于 2014-1-29 17:06:38 | 显示全部楼层
chabuduo
发表于 2014-2-13 13:59:52 | 显示全部楼层
most VHDL
发表于 2014-2-13 14:32:34 | 显示全部楼层
现在基本都用verilog
发表于 2014-2-16 22:43:45 | 显示全部楼层
verilog HDL,感觉和C差不多,上手快啊
发表于 2014-2-22 15:21:13 | 显示全部楼层
先学Verilog吧,现在很少用VHDL了,真要用到VHDL,到时再学不迟.
发表于 2014-3-5 00:05:35 | 显示全部楼层
还是Verilog的多
发表于 2014-3-5 00:06:11 | 显示全部楼层
回复 374# zhengdsp


    楼上的说得有理
发表于 2014-3-6 22:45:24 | 显示全部楼层
之前是vhdl,现在往verilog方向发展,不过验证用的是verilog、system verilog,所以verilog的面更广。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 09:18 , Processed in 0.028041 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表