在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2013-11-25 10:19:21 | 显示全部楼层
verilog,这个 比较容易上手
回复

使用道具 举报

发表于 2013-12-3 16:47:43 | 显示全部楼层
学校讲授的是Verilog,所以一直在用。
回复

使用道具 举报

发表于 2013-12-4 13:25:07 | 显示全部楼层
测试激励主要用verilog,RTL主要用VHDL
回复

使用道具 举报

发表于 2013-12-20 11:25:06 | 显示全部楼层
现在还有人用vhdl吗?
回复

使用道具 举报

发表于 2013-12-20 15:16:48 | 显示全部楼层
verilog,顺手
回复

使用道具 举报

发表于 2013-12-23 09:03:05 | 显示全部楼层
两种我都用
回复

使用道具 举报

发表于 2013-12-26 20:54:49 | 显示全部楼层
verilog
回复

使用道具 举报

发表于 2014-1-3 23:11:35 | 显示全部楼层
用Verilog
回复

使用道具 举报

发表于 2014-1-6 14:34:40 | 显示全部楼层
现在大部分都是verilog吧
回复

使用道具 举报

发表于 2014-1-13 18:36:53 | 显示全部楼层
本来用verilog,后来因为用DSP Builder,又学的VHDL
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-22 06:23 , Processed in 0.022287 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表