你是用VHDL还是用Verilog HDL？

yglun · 发表于 2013-11-17 14:44:00

主要还是用verilog,少量夹杂vhdl。

hilbertyuan · 发表于 2013-11-17 18:25:30

Verilog

hgd2zp · 发表于 2013-11-19 12:04:35

用verilog

jiachong61 · 发表于 2013-11-21 15:35:02

VHDL
感觉更好用，欧洲都用的是的VHDL

nchuoban · 发表于 2013-11-24 10:38:41

感觉潮流是log，但是老一代的还是vhdl啊

xatull · 发表于 2013-11-25 10:19:21

verilog，这个比较容易上手

德风劲草 · 发表于 2013-12-3 16:47:43

学校讲授的是Verilog，所以一直在用。

ryan_qing · 发表于 2013-12-4 13:25:07

测试激励主要用verilog，RTL主要用VHDL

brxue · 发表于 2013-12-20 11:25:06

现在还有人用vhdl吗？

yasics · 发表于 2013-12-20 15:16:48

verilog，顺手

[统计] 你是用VHDL还是用Verilog HDL？