在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2012-9-8 20:13:47 | 显示全部楼层
verilog啊,简单点
回复

使用道具 举报

发表于 2012-9-9 02:16:00 | 显示全部楼层
根据公司要求不同吧
回复

使用道具 举报

发表于 2012-9-9 16:50:53 | 显示全部楼层
只会用verilog。。。
回复

使用道具 举报

发表于 2012-9-9 20:01:18 | 显示全部楼层
看样还是Verilog用得多啊,比较方便灵活。
回复

使用道具 举报

发表于 2012-9-13 08:01:13 | 显示全部楼层
VERILOG
回复

使用道具 举报

发表于 2012-9-13 17:26:26 | 显示全部楼层
个人感觉用VHDL写RTL代码,用Verilog写TB代码
回复

使用道具 举报

发表于 2012-9-18 18:50:34 | 显示全部楼层
都会用,都不精
回复

使用道具 举报

发表于 2012-9-18 18:51:23 | 显示全部楼层
精通一个就行了
回复

使用道具 举报

发表于 2012-9-19 21:09:21 | 显示全部楼层
verilog学起来比较快!VHDL要求比较严格!
回复

使用道具 举报

发表于 2012-9-19 23:13:01 | 显示全部楼层
verilog,我认识的没几个用vhdl的
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-16 13:04 , Processed in 0.025387 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表