设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 可综合的Verilog RISC CPU设计

1 ... 3 4 5 6 7 8910 11 12 / 12 页下一页

发新帖

楼主: raneewu

可综合的Verilog RISC CPU设计

发表于 2012-6-28 06:19:11 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2012-6-28 10:00:13 | 显示全部楼层

学习学习，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

kafeijiatang198

发表于 2012-7-6 16:42:45 | 显示全部楼层

下来看看！

回复支持反对

发表于 2012-7-6 21:05:50 | 显示全部楼层

夏闻宇的例子

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-7-9 09:26:44 | 显示全部楼层

能有更多的说明就更好了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-7-18 10:02:33 | 显示全部楼层

谢谢共享。。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-9-25 21:17:08 | 显示全部楼层

看一看！谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-10-2 08:47:43 | 显示全部楼层

頂一下!感謝無私分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-10-21 22:22:50 | 显示全部楼层

thank you for your sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-11-15 09:47:30 | 显示全部楼层

渴望看到32位的5级流水处理器

回复支持反对

1 ... 3 4 5 6 7 8910 11 12 / 12 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-29 00:28 , Processed in 0.026738 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表