在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 20807|回复: 117

可综合的Verilog RISC CPU设计

[复制链接]
发表于 2010-3-1 12:38:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
可综合的Verilog RISC CPU设...

可综合的Verilog RISC CPU设计.rar

384.74 KB, 下载次数: 907 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-3-1 13:10:22 | 显示全部楼层
reply for money to download
发表于 2010-3-5 10:15:15 | 显示全部楼层
几位的啊?
发表于 2010-3-18 18:30:31 | 显示全部楼层
let me c c
3ks
发表于 2010-3-19 18:54:53 | 显示全部楼层
thank you for your sharing
发表于 2010-3-22 19:15:31 | 显示全部楼层
xiexie haha
发表于 2010-3-31 10:11:12 | 显示全部楼层
回帖 回帖 回帖 回帖
发表于 2010-4-1 10:22:21 | 显示全部楼层
wo kankan
发表于 2010-4-4 18:46:28 | 显示全部楼层
谢谢哦。正在找相关资源
发表于 2010-4-20 15:09:45 | 显示全部楼层
这个比较大应该有内容
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:40 , Processed in 0.026321 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表