在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: raneewu

可综合的Verilog RISC CPU设计

[复制链接]
发表于 2011-8-13 21:05:38 | 显示全部楼层
thanks a lot
发表于 2011-8-13 21:06:28 | 显示全部楼层
在次感谢分享!
发表于 2011-10-25 16:27:37 | 显示全部楼层
kankan
发表于 2011-10-25 21:11:24 | 显示全部楼层
xiexie
发表于 2011-10-26 10:10:57 | 显示全部楼层
xixiexiexie...............
发表于 2011-10-28 11:02:16 | 显示全部楼层
不是很好的资料,一本中文的书上面截取的一章
发表于 2011-11-5 16:11:28 | 显示全部楼层
学学还是可以的。
发表于 2011-11-5 23:49:29 | 显示全部楼层
3ks for your share
发表于 2011-11-16 21:56:48 | 显示全部楼层
good  good
发表于 2011-11-22 21:41:44 | 显示全部楼层
下来 学习一下 这个代码
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:40 , Processed in 0.021149 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表