设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 可综合的Verilog RISC CPU设计

1 ... 2 3 4 5 678 9 10 11 ... 12 / 12 页下一页

返回列表发新帖

楼主: raneewu

可综合的Verilog RISC CPU设计

发表于 2011-8-13 21:05:38 | 显示全部楼层

thanks a lot

回复支持反对

使用道具举报

发表于 2011-8-13 21:06:28 | 显示全部楼层

在次感谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-10-25 16:27:37 | 显示全部楼层

kankan

回复支持反对

使用道具举报

发表于 2011-10-25 21:11:24 | 显示全部楼层

xiexie

回复支持反对

使用道具举报

发表于 2011-10-26 10:10:57 | 显示全部楼层

xixiexiexie...............

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-10-28 11:02:16 | 显示全部楼层

不是很好的资料，一本中文的书上面截取的一章

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-11-5 16:11:28 | 显示全部楼层

学学还是可以的。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-11-5 23:49:29 | 显示全部楼层

3ks for your share

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-11-16 21:56:48 | 显示全部楼层

good good

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-11-22 21:41:44 | 显示全部楼层

下来学习一下这个代码

回复支持反对

使用道具举报

1 ... 2 3 4 5 678 9 10 11 ... 12 / 12 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-12 23:35 , Processed in 0.026415 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表