设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 可综合的Verilog RISC CPU设计
12345678910... 13下一页
返回列表 发新帖
楼主: raneewu

可综合的Verilog RISC CPU设计

[复制链接]
发表于 2010-8-9 14:28:55 | 显示全部楼层
thank you for your sharing
回复 支持 反对

使用道具 举报

发表于 2010-8-9 21:30:47 | 显示全部楼层
1# raneewu
很好，很强大
回复 支持 反对

使用道具 举报

发表于 2010-8-10 13:51:11 | 显示全部楼层
thanks for sharing
回复 支持 反对

使用道具 举报

发表于 2010-8-14 22:42:08 | 显示全部楼层
reply for money to download
回复 支持 反对

使用道具 举报

wptclcl
发表于 2010-8-15 11:32:55 | 显示全部楼层
感谢楼主无私奉献，是好东西
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

cjchang1
发表于 2010-8-15 12:37:54 | 显示全部楼层
Thanks a lot !!!!!!!!!!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-8-16 07:37:14 | 显示全部楼层
谢谢分享~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-8-16 07:39:08 | 显示全部楼层
谢谢分享~~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-8-16 07:46:18 | 显示全部楼层
谢谢分享~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-8-16 08:03:19 | 显示全部楼层
谢谢分享~~
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 13下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-12 13:04 , Processed in 0.016674 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表