在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: raneewu

可综合的Verilog RISC CPU设计

[复制链接]
发表于 2011-12-9 10:40:59 | 显示全部楼层
正找相关资料呢 谢谢楼主
发表于 2011-12-9 22:26:21 | 显示全部楼层
看看,希望不错呢
发表于 2011-12-15 10:42:06 | 显示全部楼层
回复 1# raneewu
发表于 2011-12-15 21:51:47 | 显示全部楼层
谢谢,顶
发表于 2012-3-13 14:01:24 | 显示全部楼层
看看!
发表于 2012-3-30 14:39:11 | 显示全部楼层
是讲代码风格吗?
发表于 2012-4-9 23:06:40 | 显示全部楼层
好东西,支持!
发表于 2012-6-6 02:11:41 | 显示全部楼层
支持学习!
发表于 2012-6-20 14:17:15 | 显示全部楼层
3q!灰常感谢!
发表于 2012-6-21 23:36:24 | 显示全部楼层
下来看看,资料难得
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 06:52 , Processed in 0.026555 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表