在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: raneewu

可综合的Verilog RISC CPU设计

[复制链接]
发表于 2016-1-29 16:39:05 | 显示全部楼层
谢谢!!!
发表于 2016-3-25 15:53:05 | 显示全部楼层
谢谢!!!!!!!!!!
发表于 2016-3-26 19:01:52 | 显示全部楼层
好东西
发表于 2016-3-26 19:04:00 | 显示全部楼层
已收藏
发表于 2016-6-12 11:33:08 | 显示全部楼层
好东西
发表于 2016-9-6 14:00:04 | 显示全部楼层
thank you for your sharing
发表于 2016-9-11 12:24:47 | 显示全部楼层
有借鉴价值
发表于 2016-9-12 10:41:24 | 显示全部楼层
回复 1# raneewu


    thanks for sharing
发表于 2016-9-19 21:19:39 | 显示全部楼层
thnx!
发表于 2016-9-20 05:48:44 | 显示全部楼层
试试看能不能在cycloneII上实现.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:50 , Processed in 0.025185 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表