设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog_HDL的48阶FIR数字滤波器设计与仿真 ...
1 ...67891011121314下一页
返回列表 发新帖
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
vlsi1217
发表于 2013-4-6 15:35:32 | 显示全部楼层
正需要个43tap的FIR filter in Verilog
谢谢楼主
回复 支持 反对

举报

myselfyong
发表于 2013-6-13 12:42:50 | 显示全部楼层
非常感谢，正在找相关资料。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

elecmin
发表于 2013-6-13 14:49:21 | 显示全部楼层
好东西，多谢LZ!
回复 支持 反对

举报

icdesigner_ee
发表于 2013-6-13 15:36:50 | 显示全部楼层
已下载看过，可以参考一下
回复 支持 反对

举报

云中鹤叉
发表于 2013-7-3 10:23:53 | 显示全部楼层
没有资产了，现回复吧
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

chnmy
发表于 2013-7-3 23:35:02 | 显示全部楼层
回复 1# fudabaobao


   不错，感谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wgang0224
发表于 2013-7-4 14:31:34 | 显示全部楼层
make,make
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

smfq1992
发表于 2013-8-4 20:35:18 | 显示全部楼层
多谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

daijijia
发表于 2014-3-11 15:58:27 | 显示全部楼层
回复 1# fudabaobao
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lovencm
发表于 2014-3-11 22:26:47 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
1 ...67891011121314下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 22:50 , Processed in 0.021660 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表