在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
发表于 2017-9-21 17:22:49 | 显示全部楼层
好的 谢谢
发表于 2017-9-21 19:28:34 | 显示全部楼层
谢谢共享,下载看看!
发表于 2017-9-24 10:36:32 | 显示全部楼层
多谢楼主分享!
发表于 2018-11-9 19:49:11 | 显示全部楼层
元芳,你怎么看?大人,这个。。。,不错的
发表于 2020-5-3 17:30:37 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:30 , Processed in 0.017974 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表