设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog_HDL的48阶FIR数字滤波器设计与仿真 ...
1 ...67891011121314
返回列表 发新帖
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
发表于 2017-3-30 17:23:32 | 显示全部楼层
回复 1# fudabaobao


        thanks
回复 支持 反对

使用道具 举报

发表于 2017-4-12 10:17:36 | 显示全部楼层
谢谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-9-15 16:31:03 | 显示全部楼层
感觉没有什么用处，没有我想要的信息！
回复 支持 反对

使用道具 举报

发表于 2017-9-21 17:22:49 | 显示全部楼层
好的 谢谢
回复 支持 反对

使用道具 举报

发表于 2017-9-21 19:28:34 | 显示全部楼层
谢谢共享，下载看看！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

216d
发表于 2017-9-24 10:36:32 | 显示全部楼层
多谢楼主分享!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

jqpros
发表于 2018-11-9 19:49:11 | 显示全部楼层
元芳，你怎么看？大人，这个。。。，不错的
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

PIG_zhu
发表于 2020-5-3 17:30:37 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

1 ...67891011121314
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-19 08:36 , Processed in 0.420531 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表