在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
发表于 2016-12-18 18:33:23 | 显示全部楼层
没看到源代码呀 只有测试文件
发表于 2016-12-21 11:00:22 | 显示全部楼层
顶一顶
发表于 2016-12-21 22:30:42 | 显示全部楼层
好东西,多谢LZ!
发表于 2016-12-21 23:09:59 | 显示全部楼层
楼主辛苦了,多谢分享
发表于 2017-2-9 16:15:03 | 显示全部楼层
48阶…… 多谢楼主
发表于 2017-3-29 11:33:26 | 显示全部楼层
xialaikankan
发表于 2017-3-30 15:54:45 | 显示全部楼层
谢谢,看一下
发表于 2017-3-30 17:23:32 | 显示全部楼层
回复 1# fudabaobao


        thanks
发表于 2017-4-12 10:17:36 | 显示全部楼层
谢谢楼主
发表于 2017-9-15 16:31:03 | 显示全部楼层
感觉没有什么用处,没有我想要的信息!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 02:05 , Processed in 0.020924 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表