在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
发表于 2010-8-11 09:04:22 | 显示全部楼层
dddddddddddddddddddddddddddddddddddddddddd
发表于 2010-8-11 14:20:48 | 显示全部楼层
good good good
发表于 2010-8-11 14:40:09 | 显示全部楼层
是通过fdatool生成系数然后进行滤波么``````
发表于 2010-8-16 14:09:02 | 显示全部楼层
这个要下
发表于 2010-8-17 10:50:42 | 显示全部楼层
好好研究
发表于 2010-10-3 22:32:02 | 显示全部楼层
非常感谢,最近正在搞这个
发表于 2010-10-4 14:25:46 | 显示全部楼层
eetop
发表于 2010-10-26 17:35:22 | 显示全部楼层
路过!!!!!!
发表于 2010-11-20 10:01:01 | 显示全部楼层
顶一下
发表于 2010-11-20 10:10:58 | 显示全部楼层
这个是好东西啊,,,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 22:56 , Processed in 0.026018 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表