设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog_HDL的48阶FIR数字滤波器设计与仿真 ...

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

发新帖

楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

发表于 2010-11-22 11:04:14 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2010-11-22 11:09:55 | 显示全部楼层

学习了额, 谢谢.....

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-27 11:20:11 | 显示全部楼层

这个真好有代码

回复支持反对

发表于 2011-1-23 03:36:26 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2011-1-23 21:47:39 | 显示全部楼层

收啦，谢谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-24 15:26:31 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-2-26 17:20:12 | 显示全部楼层

太好了！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-11 23:33:48 | 显示全部楼层

dddddddddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-12 19:33:41 | 显示全部楼层

Thanks a lot!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-12 20:01:01 | 显示全部楼层

好东西，谢谢分享

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:42 , Processed in 0.020778 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表