在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
发表于 2011-12-7 21:20:56 | 显示全部楼层
顶顶更健康
发表于 2011-12-8 10:08:12 | 显示全部楼层
正在学习,下来看看
发表于 2011-12-8 19:21:22 | 显示全部楼层
asnjdkflasdk
发表于 2012-8-1 00:45:56 | 显示全部楼层
非常感谢,最近正在搞这
发表于 2012-9-11 16:11:14 | 显示全部楼层
期望有源代码!
发表于 2012-10-25 20:37:06 | 显示全部楼层
看看,找了很久,下载下
发表于 2012-10-28 09:53:51 | 显示全部楼层
多谢了
发表于 2012-12-30 13:29:09 | 显示全部楼层
多谢分享
发表于 2013-4-3 15:59:39 | 显示全部楼层
谢谢分享
发表于 2013-4-3 16:33:08 | 显示全部楼层
顶下…………
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:46 , Processed in 0.020026 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表