在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
发表于 2010-7-20 10:24:18 | 显示全部楼层
谢谢最近正在搞这个
发表于 2010-7-20 12:44:21 | 显示全部楼层
看看!
发表于 2010-7-20 13:10:45 | 显示全部楼层
好东西,ddddd!
发表于 2010-7-25 11:33:33 | 显示全部楼层
发表于 2010-7-25 11:36:44 | 显示全部楼层
好东西,多谢LZ!
发表于 2010-7-25 11:42:05 | 显示全部楼层
呵呵好好好
发表于 2010-7-25 11:43:38 | 显示全部楼层
好好好
发表于 2010-7-25 21:14:13 | 显示全部楼层
学习一下
发表于 2010-8-3 12:51:28 | 显示全部楼层
很好很强大
发表于 2010-8-11 08:49:20 | 显示全部楼层
看看,呵呵
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 23:20 , Processed in 0.023164 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表