在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
发表于 2010-4-23 10:13:55 | 显示全部楼层
谢谢,看一下!
发表于 2010-4-24 11:31:22 | 显示全部楼层
谢谢lz分享
发表于 2010-4-26 14:39:13 | 显示全部楼层
数字滤波器啊。。。。。。
发表于 2010-5-9 22:24:52 | 显示全部楼层
谢谢提供
发表于 2010-5-9 22:26:32 | 显示全部楼层
好资料!!!
发表于 2010-5-9 22:41:19 | 显示全部楼层
学习下!
发表于 2010-6-20 21:51:37 | 显示全部楼层
入门级的介绍,对菜鸟有帮助,高手就不要看了...
发表于 2010-6-25 09:28:28 | 显示全部楼层
谢谢楼主 1# fudabaobao
发表于 2010-6-25 10:13:35 | 显示全部楼层
多谢楼主,
发表于 2010-7-2 09:58:44 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:48 , Processed in 0.025470 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表