在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-3-8 15:58:08 | 显示全部楼层
谢谢楼主分享
发表于 2010-3-8 16:02:53 | 显示全部楼层
1# lehaha 谢谢楼主
发表于 2010-3-9 10:16:02 | 显示全部楼层
DDDDDDDDDDDDDD
发表于 2010-3-9 10:22:21 | 显示全部楼层
thx for sharing
发表于 2010-3-9 12:15:17 | 显示全部楼层
好东西,看看
发表于 2010-3-11 14:16:39 | 显示全部楼层
goodgoodgoodgoodgoodgoodgood
发表于 2010-3-11 14:17:42 | 显示全部楼层
goodgoodgoodgoodgoodgoodgoodgoodgood
发表于 2010-3-11 14:43:41 | 显示全部楼层
thanks
发表于 2010-3-11 17:20:41 | 显示全部楼层
对CPU感兴趣!
发表于 2010-3-14 23:16:45 | 显示全部楼层
TKS a lot
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 13:55 , Processed in 0.021407 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表