设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
1 ...565758596061626364... 88下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-3-8 15:44:13 | 显示全部楼层
thanks a lot
回复 支持 反对

使用道具 举报

发表于 2010-3-8 15:58:08 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

qlengyu
发表于 2010-3-8 16:02:53 | 显示全部楼层
1# lehaha 谢谢楼主
回复 支持 反对

使用道具 举报

发表于 2010-3-9 10:16:02 | 显示全部楼层
DDDDDDDDDDDDDD
回复 支持 反对

使用道具 举报

发表于 2010-3-9 10:22:21 | 显示全部楼层
thx for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-3-9 12:15:17 | 显示全部楼层
好东西，看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-3-11 14:16:39 | 显示全部楼层
goodgoodgoodgoodgoodgoodgood
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-3-11 14:17:42 | 显示全部楼层
goodgoodgoodgoodgoodgoodgoodgoodgood
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-3-11 14:43:41 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-3-11 17:20:41 | 显示全部楼层
对CPU感兴趣！
回复 支持 反对

使用道具 举报

下一页 »
1 ...565758596061626364... 88下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-11 07:39 , Processed in 0.017588 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表