在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-5-19 16:18:27 | 显示全部楼层
好东西
写写
发表于 2010-5-19 16:19:32 | 显示全部楼层
谢谢,赶紧收下
发表于 2010-5-19 16:51:55 | 显示全部楼层
好东西,很实用,多谢
发表于 2010-5-20 01:27:08 | 显示全部楼层
thank you for sharing
发表于 2010-5-31 14:39:25 | 显示全部楼层
非常感谢
发表于 2010-6-1 15:03:35 | 显示全部楼层
谢谢你的整理
发表于 2010-6-1 17:08:54 | 显示全部楼层
1# lehaha 好东西!!!
发表于 2010-6-5 21:24:42 | 显示全部楼层
謝謝大大分享XXDXDXDX
发表于 2010-6-8 10:13:32 | 显示全部楼层
多谢楼主!!!!!!!!!!
发表于 2010-6-9 23:02:26 | 显示全部楼层
都是很好的东西 谢谢楼主 收下了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 05:28 , Processed in 0.027890 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表