设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
1 ...555657585960616263... 88下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2010-2-11 00:22:17 | 显示全部楼层
Thank !!
回复 支持 反对

使用道具 举报

发表于 2010-3-1 11:42:14 | 显示全部楼层
谢谢分享~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

realygc
发表于 2010-3-1 12:39:05 | 显示全部楼层
谢谢楼主啊
回复 支持 反对

使用道具 举报

发表于 2010-3-1 20:01:28 | 显示全部楼层
very good
回复 支持 反对

使用道具 举报

发表于 2010-3-2 12:02:16 | 显示全部楼层
好东西，谢谢楼主了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

raneewu
发表于 2010-3-2 14:55:49 | 显示全部楼层
....................
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

februni
发表于 2010-3-2 15:37:03 | 显示全部楼层
sm dx?
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

swarron
发表于 2010-3-4 16:53:30 | 显示全部楼层
thanks a lot!!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-3-7 20:21:50 | 显示全部楼层
看来要发言看贴了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

samaria
头像被屏蔽
发表于 2010-3-7 20:51:45 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

下一页 »
1 ...555657585960616263... 88下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-11 07:40 , Processed in 0.016018 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表