设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...

1 ... 51 52 53 545556 57 58 59 ... 88 / 88 页下一页

返回列表发新帖

楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

发表于 2009-12-23 16:35:36 | 显示全部楼层

1# lehaha

回复支持反对

使用道具举报

发表于 2009-12-28 15:11:40 | 显示全部楼层

比较难看懂哦！文档太简单

回复支持反对

使用道具举报

发表于 2009-12-28 15:16:25 | 显示全部楼层

太好了谢谢

回复支持反对

使用道具举报

发表于 2009-12-28 15:20:02 | 显示全部楼层

还是要顶

回复支持反对

使用道具举报

发表于 2009-12-28 15:21:25 | 显示全部楼层

继续顶之

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-12-28 15:30:14 | 显示全部楼层

好东西啊，谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-12-29 16:50:40 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-3 18:11:29 | 显示全部楼层

thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-1-7 08:27:07 | 显示全部楼层

kankan download

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-7 08:28:10 | 显示全部楼层

xiazai wenjian

回复支持反对

使用道具举报

1 ... 51 52 53 545556 57 58 59 ... 88 / 88 页下一页

返回列表发新帖

关闭

站长推荐 /3

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-11 08:26 , Processed in 0.019672 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表