在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-12-23 16:35:36 | 显示全部楼层
1# lehaha
发表于 2009-12-28 15:11:40 | 显示全部楼层
比较难看懂哦! 文档太简单
发表于 2009-12-28 15:16:25 | 显示全部楼层
太好了  谢谢
发表于 2009-12-28 15:20:02 | 显示全部楼层
还是要顶
发表于 2009-12-28 15:21:25 | 显示全部楼层
继续顶之
发表于 2009-12-28 15:30:14 | 显示全部楼层
好东西啊,谢谢楼主分享
发表于 2009-12-29 16:50:40 | 显示全部楼层
thanks for sharing
发表于 2010-1-3 18:11:29 | 显示全部楼层
thanks for sharing!
发表于 2010-1-7 08:27:07 | 显示全部楼层
kankan download
发表于 2010-1-7 08:28:10 | 显示全部楼层
xiazai wenjian
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 20:41 , Processed in 0.021789 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表